



米国特許、336 クレーム **US** '336 Claim





米国特許、336 クレーム3 **US** '336 Claim 3



Page 22

External Memory Bus

外部メモリー・バス

クロック2




US '336 Claim 6 米国特許'336 クレーム6





米国特許、336 クレーム10 **US** '336 Claim 10



Page 24

External Memory Bus

外部メモリー・バス

クロック2

Subject to FRE408. @ Alliacense 2006. Confidential & Proprietary.

I



Varying Together

·緒二変動

OSCILLATORS VARIAB ON-CHIP ARE

Without exception

Industry Despite the On-going Best Efforts of

For the Foreseeable Future

Thus, the Frequent Use of PLLs

めらゆる

例外無しに

1 ずらず 業界の継続した最善の努力にも関わ

١ 将来、当分の間

故に、頻繁なるPLLsの使用


ı



Variations during operation 操作中の変動

- programmed range Operation outside of the
- State-to-state variation
- Variability in the start up state (PLL not yet involved)


- プルグラム範囲外での動作
- ステート間のバラツキ
- 関与していない) 開始時ステートのバラツキ (PLL はまだ



Subject to FRE408. @ Alliacense 2006. Confidential & Proprietary.

Processing frequency varies due to variations in manufacturing process

処理周波数は製造プロセスバラツ キによって変動する



Alliacense is a TPL Group Enterprise.




米国 体 は '336 Clock '336 Clock '

Exter	External Clock	Internal Clock
	nal Clock	
©laims	Claims 1, 3, 6 & 10	Claims 1 & 3
Embedded Clock	Dedicated Clock Pin	
Video, Audio	DVI	Sub-clock
Ethernet	PC	VO Oscillator
Fiber Channel	SPI	***************************************
Serial ATA	AGP	
IEEE 1394	Z	A saret water and a saret
USB	RC C	оситойних майоой гр
Bluetooth	Neighboring Processor	suid binde estregiment rocks
	Ultra ATA	in the second se

50

S٤

٥ı



٥٤



NEC uPD720130 DataSheet, NEC,p.3






Dedicated Clocking Pin [I2C] 専用クロッキング・ピン[I2C]

SCL-Clock; SDA- Data

Embedded Clocking [USB] 内蔵クロッキング[USB] クロッキング・シ

Sources of Clocking






クロック2ン CLK2 Sources - USB

grammed in the following imes a receiving stream,

リームの伝達を行う、それ 、次図を参照のこと。



1

Subject to FRE408. © Alliacense 2006. Confidential & Proprietary.

US'148 Summary 米国特許,148要約

米国特許148 内蔵メモリー&プロセッサー間コ≧コ Inter-processor Communication Embedded Memory &

Modern Necessity

現代の必需品

Found in Most

Microcontrollers with Flash Memory

µProcessors

I Systems on Chip

Advertised

Core Size

フラッシュ・メモリー付マイクロコントロー ラー

殆どの下記の製品に見られる

マイクロプロセッサー

システムズ・オン・チップ

画句は

コア・サイズ

Subject to FRE408. © Alliacense 2006. Confidential & Proprietary.

Page 31

米国特許'148 US ,148 Structure 構成

4 Independent Claims

- 1, 4, 8, 11
- Basic Elements
- CPU with Variable Speed Clock & Memory On-Chip
- Memory Larger than CPU
- Memory Majority of Chip

徴付した4000フィス 1, 4, 8, 11


基本要素

- i オン・チップのCPU 可変スピードクロックとメモリ・
- CPUより大きなメモリー
- チップの大多数がメモリー

Alliacense is a TPL Group Enterprise.

米国特許、148 システムズ・オン・チップ US '148 Systems on Chip

Embedded Memory Increasingly Dominates Chip Area for SoC



Key Differentiator in Technology Offerings Embedded Wemory becomes a

2002

2005

2008

2011

2014

New Logic

■ Reused Logic ■ Memory

Embedded Market Convergence - Rising to the Challenge, Simson, Embedded Processor Forum, June 2003, pg. 54




US, 148 米国特許,148 事例 Example

Total on-chip embedded memory occupies 50.76% of the total die area. オン・チップ内蔵メモリーの合計はダイ・エリア合計の20.76%を占める

Characteristics of the world's first mass production of 0.18 FeRAM-embedded SoCs 1)

Achieves smaller chip size, about one-lifth of previous products with 8K byte FeRAM



Page 34

Alliacense is a TPL Group Enterprise.

Subject to FRE408. @ Alliacense 2006. Confidential & Proprietary.

US '148 米国特許,148 Example 事例

Total on-chip embedded memory occupies 92.4% of the total die area オン・チップ内蔵メモリーの合計はダイ・エリア合計の92.4%を占める

インストラクションの nstruction Memo SPXK5 Super Core TEG-chip Data Memor データメモリー tion Cache サウション・キャッシュ System Memory (256Kbytes)

NEC 12 The $\mu PD77050$ - A New Low-power DSP for Mobile Multimedia Applications, IKEKAWA, EPF 2002, pg. 12

Subject to FRE408. @ Alliacense 2006. Confidential & Proprietary.


Alliacense is a TPL Group Enterprise

US '148

148

Fotal on-chip embedded memory occupies 80.07% of the total die area 米国特許,1

オン・チップ内蔵メモリーの合計はダイ・エリア合計の80.07%を占める



Alliacense is a TPL Group Enterprise.

A Multithreaded PowerPC Processor for Commercial Servers, Borkenhagen et al., MEI J. RES. DEVELOP. VOL. 44 NO

6 NOVEMBER 2000, p.888.



Total on-chip embedded memory occupies 57.3% of the total die area

米国特許,148

US '148 Example


L2 Cache

L1 Cache

MCU

Cache

L2 Cache



Level 2 Chipography LG A7110, Portelligent, July 2005 Blackfin DSP & Arm7TDMI Analog Device



米国特許,584 US '584 Brief 大大

米国特許 584 US:584

マルチ・インストラクション・フェッチ Multiple Instruction Fetch

Breaks the 1 Instruction per Cycle Bottleneck

サイクル当り1インストラクションというボトルネックを解

Modern Necessity

- **Embedded Processors**
- µProcessors
- Systems on Chip

システムズ・オン・チップ 内概プロセッサー マイクロプロセッサー

現代の必需品

Advertised Widely

- Examples of Multiple Instruction Fetch
- Superscalar VLIW
- SIMD, MIMD
- Compression/Substitution

広く宣伝されている

- マルチ・インストラクション・フェッチの例
- Superscalar
- VLIW
- SIMD, MIMD
- Compression/Substitution



3 Independent Claims

1, 20, 29

Basic Elements

CPU + Memory

Multiple Instruction Fetch

Fetching Groups of

Instruction Based on Position Identifying Operand or Instructions From Memory

within Group

Supplying identified Operand or Instructions or both to the

3しの徴4クフース

米国特許, 584

US '584 Structure

1, 20, 29

基本要素

CPU + メモリー

以 ア チ・ イ ソ ス ト リ ク ツ ョ ソ・ フェッチは。。。

- メモリーから複数インストラクショ ングァープをフェッチング
- ンドまたはインストラクションを認 グループ内の位置により、オペラ 認識されたオペランドまたはイン ストラクション、またはその両方を



MMP Portfolio Summary MMPポートフォリオ大数

MMPポートフォリオは強制ライカソツ

ングの対象ではない

- MMP Not Subject to Mandatory Licensing
- MMP is a "Multiple Patent" Portfolio
- 11 Independent Claims
- 52 Claims in Total
- Statistical Likelihood of Avoiding all Claims is Nominal
- 11の強力クレーム

MMPは「複数特許」ポートフォリオで

- 合計で52クレーム
- 全クレームを回避するという統計的 見込みは極めて少ない
- 侵害の証拠は公けの場所から入手できる
- 米国法はMMPに対し、強力な有効性の推定を与える

- Proof of Infringement is Publicly Available
- US Law Gives MMP a Strong Presumption of Validity



ndemnity for Infringement 侵害における損失補償

- contracts is remarkably impaired Ability to seek refuge in indemnity
- systems include many chips from multiple vendors Dilution & Redirection: mos
- System-Level Infringement: MMP Portfolio contains system-level claims
- Indemnity Exclusions
- not in combination" Microprocessors rarely act "alone and
- Chips regularly made to customer specifications (eg; SOC's)
- Program rates widely understood to increase over time and between Failure to Mitigate Damages rounds

- 損失補償契約上における避難追及能力は 著しく損なわれる
- は複数業者からの多チップを包含している
- システムレベル侵害:MMP ポートフォリオ はシステムレベルのクレームを含んでいる
- 損失補償免責
- マイクロプロセッサーが「組み合わせて使用されずに単一で使用されること」はまれである
- チップが顧客仕様に合わせて製造されることは一般的に行われている(例:80C's)
- に従って上昇するということは広く理解されている プログラム・レートは時間とラウンドの経過 損害額の回避・軽減に失敗した場合





Agenda

Map Patalo Overier

TOORION

MMP Licensing Program

T T

MMP ライセンシング・プログラム



MMP Licensing ProgramMMPライセンシング・プログラム

Status

Alliacense is a TPL Group Enterprise.